米Cadence Design Systems（ケイデンス・デザイン・システムズ、Cadence）は、検証専用装置2製品の新機種を2021年4月5日（米国時間）に発表した（ニュースリリース）。どちらの装置も大規模SoC（System on Chip）の設計検証に向けたもので、米NVIDIA（エヌビディア）が先行ユーザーとして、先端GPU（画像処理半導体）などの開発に適用している。

今回発表された2つの検証装置の新製品
（出所：Cadence Design Systems）
[画像のクリックで拡大表示]

　今回Cadenceが発表したのは、論理エミュレーターの新製品「Cadence Palladium Z2 Enterprise Emulation System」（以下、Palladium Z2）とプロトタイピングシステムの新製品「Protium X2 Enterprise Prototyping System」（以下、Protium X2）である。どちらも既存の製品に比べて、扱える回路規模（容量）を2倍にし、処理速度を1.5倍にした。論理エミュレーターもプロトタイピングシステムも、開発中のSoCの回路設計データを、内蔵するハードウエア（多数のIC）に展開することでソフトウエアの検証手法（論理シミュレーターなど）よりも高速に処理できる。ただし、回路設計データを展開するハードウエア（IC）と、SoC開発の中で使う工程や検証対象が異なる。

Cadenceが提供するSoC検証環境
検証環境や検証手順を管理するソフトウエア群（図の上方の「Total Verification Management」）と検証ツール群（図の下方）からなる。検証ツールのうち左の2つ（フォーマルベリファイア（図中のFormal）と論理シミュレーター（図中のSimulation））は、汎用コンピューターで稼働するソフトウエア。右の2つが今回の新製品で、どちらも専用の装置（ハードウエア）。（出所：Cadence Design Systems）
[画像のクリックで拡大表示]

　論理エミュレーターは、回路設計データを専用のプロセッサーICに展開する。回路設計中や設計後に、回路そのものの検証に使う。論理エミュレーターは回路中の全ノードの値にアクセスできる＊1。一方、プロトタイピングシステムは回路設計データを市販のFPGAに展開する＊2。その回路を含むSoC全体の検証や、SoCで稼働するソフトウエアの検証に使う。プロトタイピングシステムの処理速度は論理エミュレーターよりも速いが、値がアクセスできるノードは限られる。設計が完了した回路をプロトタイピングシステムに展開するのが一般的である。

＊1 関連記事：これってサーバー？ いえ論理エミュレーターです、Cadenceが新製品
＊2 関連記事：Cadence、準備期間が70％短いFPGAベースのロジックIC/SoCプロトタイピングシステムを発表

　どちらの装置も市場にずっと以前に登場したが、半導体プロセスの微細化によって検証対象のSoCの規模が拡大するのに合わせて、扱える回路規模や検証速度が上がっている。上述のように、Cadenceによれば、前世代機種に比べて今回の新製品は、扱える回路規模を2倍にし、処理速度を1.5倍にしたとする。ただし、扱える回路規模や処理速度の具体的な数字は明らかにしていない。

　同社は2つの新製品を合わせた検証環境を「Dynamic Duo 2.0」と呼ぶ。今回のニュースリリースにはDynamic Duo 2.0の先行ユーザーとして米NVIDIAが、英Arm（アーム）がPalladium Z2の先行ユーザーとして紹介されている。