米シノプシス(Synopsys)は、命令の追加などカスタマイズ可能なCPUコア「DesignWare ARC Processor IP」の新製品として、「ARC HS5x」と「ARC HS6x」の2つを発表した(ニュースリリース)。どちらも新しい命令セットARCv3 ISAに基づくCPUコアである。

「ARC HS5x」と「ARC HS6x」の機能ブロック図
出所:Synopsys
[画像のクリックで拡大表示]

 今回の新製品は、SSDや、エンジン制御、インフォテインメント、無線ベースバンド処理、無線通信制御、ホームネットワーキングなどのアプリケーションで使われるSoC/ICへの集積を狙ったCPUコアである。集積したSoC/ICは、高性能・低消費電力・小面積を実現できるとする。

 新製品の命令セットのARCv3 ISAでは、32ビットと64ビットの両方の命令が定義されている。このうち32ビット命令のみを実装したのが、2つの新製品のうちのHS5x。レジスタファイルの64ビット拡張を行って、32ビットと64ビットの両方の命令を実行できるのがHS6xである。ARCコアの64ビット版は今回が初めて。APEC(Arc Processor Extension)によって、ユーザー固有の命令を追加できる点は、既存のARCコアと同じである。

 HS5xとHS6xはどちらも最大12コアのマルチプロセッサー構成を採れる。また、最大16個の外部アクセラレータを接続できる。どちらのコアも2命令同時発行が可能なスーパースケーラーの10段パイプラインを備えており、16nmプロセスで製造した場合、最大1.8GHzで動作する。1コアあたり最大で8750DMIPSまたは1万3750 CoreMarkの演算性能を実現するという。128ビットの浮動小数点演算ユニットを備えており、F16、F32、F64の各データ型をサポートする。

 64ビット命令対応のHS6xは64ビットの仮想アドレスと52ビットの物理アドレスをサポートする。ロードとストアーは128ビット幅で行われ、マルチコア構成のコア間転送速度は平均800Gバイト/秒に達するという。

 ARC HS5xには、「HS56」、「HS57D」、「HS58」の3製品がある。HS56が基本形で、HS57DはDSP拡張した命令セット「ARCv3DSP ISA」を実装した製品。HS58は、LinuxとSMP Linux対応に向けた拡張MMUをHS56に加えた製品である。拡張MMUではハードウエアのテーブルウオークが可能で、40ビットの物理アドレス空間を取れる。ARC HS6xには、「HS66」と「HS68」がある。HS66が基本形。それに拡張MMUを加えたのがHS68である。以上の5つのシングルコアIPに対して、それぞれのマルチコア版として「HS56MP」、「HS57DMP」、「HS58MP」、「HS66MP」、「HS68MP」を用意する。ARC HS5xとARC HS6xの出荷開始は2020年第3四半期を予定している。