英Armは、Armv9コアを集積するSoCの開発に向けて、台湾TSMCのいう3nmプロセス「N3」に対応するフィジカルIPの提供を開始した。先行ユーザーがこのフィジカルIPを使ったテストチップの設計を成功裏に完了したという。

 フィジカルIPは、論理ゲート数個規模の基本回路(スタンダードセル)やメモリーブロックの設計データである。多数のフィジカルIPを組み合わせて、ICやSoCが設計される。ArmがArmv9を2021年3月に発表した際には*1、「ファウンドリーがいう5nmプロセス向けのフィジカルIPが用意されている」という説明だったので、対応可能なプロセスが1段階進んだ。N3向けのフィジカルIPが用意されたことで、Armv9アーキテクチャーのCPUコア「Cortex」*2/「Neoverse」*3をベースにしたSoCの開発に弾みが付くことになる。

 今回、N3向けに提供が始まったのは初期バージョンのロジックのフィジカルIPとメモリー評価キットである。すなわち、フルセットのフィジカルIPの提供にはもう少し時間がかかるようだ。なお、フィジカルIPを含む、CPUコアのPOP(Processor Optimization Package) IPの提供に関しても、同じく時間がかかりそうだ。POP IPはCPUコアを特定プロセス向けに最適設計するための追加情報のパッケージで、フィジカルIP以外に、各種EDAツールモデルやリファレンス設計フロー、各種設計ルールなどを含む。CPUコアの正式出荷に合わせて、POP IPも提供されることが多い。

サーバー向けCPUコア「Neoverse」のPOP IPの概要
フィジカルIPを中核に複数種類の情報/データから成る。(出所:Arm)
[画像のクリックで拡大表示]