アドバンテストは、テラヘルツ波を使った解析システムの新製品「TS9001 TDR システム」を発売した(ニュースリリース)。新製品とサードパーティーの高周波数プロービングシステムとを組み合わせることで、2.5次元/3次元実装したICなどのパッケージの配線の故障個所を高い精度で特定できるとする。複数のダイ(チップレット)を1パッケージに収めた米Intelや米AMDの先端マイクロプロセッサーのパッケージ故障の解析などで利用される。

アドバンテストのイメージ
[画像のクリックで拡大表示]

 製品歩留まりの向上やコスト削減を狙って、複数のダイを1つのパッケージやモジュールに実装する先端ICが増えている。例えばAMDは、2019年8月に正式発表したサーバー向けMPU「第2世代EPYCプロセッサー」で9個のダイ(チップレット)を2.5次元実装してパッケージに収めた(関連記事:AMD、サーバー向け新MPU「第2世代EPYCプロセッサー」を正式発表)。Intelは3次元実装技術「Foveros」を適用したMPU「Intel Core processors with Intel Hybrid Technology」(開発コード名:Lakefield)の出荷を20年6月に開始した(関連記事:米インテル、"3次元Coreプロセッサー"の「Lakefield」を出荷開始)。このMPUは折りたたみ型やデュアルスクリーンなどの新たなフォームファクターのPCへの適用を狙う。

 こうした複雑な構造の半導体パッケージの配線故障を特定する(故障解析する)際には、層を剥がして(はがして)金属配線を露出させるなどのパッケージ破壊を伴う手法が一般的である。今回のシステムとサードパーティーの高周波数プロービングシステムとを組み合わせることで、パッケージを非破壊の状態でも、TDR(Time Domain Reflectometry)手法によって高精度・短時間で故障解析が行えるとアドバンテストは説明する。同社によれば、故障個所検出の分解能は5μm(積算1万6384回)、最大測定可能距離は100mm、測定時間は30秒/点(積算1024回、プローブコンタクト時間を含まず)という。

TDR手法を使った故障解析
アドバンテストのイメージ
[画像のクリックで拡大表示]
<

この先は日経クロステック Active会員の登録が必要です

日経クロステック Activeは、IT/製造/建設各分野にかかわる企業向け製品・サービスについて、選択や導入を支援する情報サイトです。製品・サービス情報、導入事例などのコンテンツを多数掲載しています。初めてご覧になる際には、会員登録(無料)をお願いいたします。