米ラムバス(Rambus)は、PCI Express Gen. 5インターフェースをSoCに実装するためのIP(Intellectual Property)コアセット「Rambus PCIe 5.0 Solution」を発表した(ニュースリリース1)。7nmプロセスで製造するSoC設計向けにライセンス提供を始めた。

Rambus PCIe 5.0 Solutionの応用例。同社の図
[画像のクリックで拡大表示]

 新製品のコアセットは、PCI Express Gen. 5に対応した物理層コア(PHY)およびデジタル・コントローラー・コアからなる。このうちPHYはPCI Express Gen. 4/3/2との後方互換性を持つほか、米Intelなどが策定したプロセッサーとアクセラレーターとの間のインターフェース規格「CXL(Compute eXpress Link)」にも対応する。搭載されるマルチタップのイコライザーは36dB以上の挿入損失を補償できるという。デジタルコントローラーは、同社が2019年8月に買収の米Northwest Logicが開発・提供していた「Expresso 5.0 Core」である(ニュースリリース2)。