米Analog Devices(ADI)は、5G基地局の無線通信回路(無線ユニット)に向けたRFトランシーバー(送受信)SoCを発売した ニュースリリース 。同社の無線ユニット向けSoC(System on a Chip)「RadioVerseシリーズ」に含まれる製品である。新製品の特徴は、同社従来品に比べてデジタル演算機能を強化したこと。具体的には、英ArmのCPUコア「Cortex-A55」4個から成る「DFE(Digital Front End)プロセッサー」を集積した。「この結果、従来は後段に接続するFPGAで処理していたデジタル演算を、新製品で実行できるようになった。後段には、回路規模が小さく、消費電力が低いFPGAが使えるため、5G向け無線ユニット全体の消費電力とプリント基板上の実装面積を削減できる」(同社)。

5G基地局の無線通信回路に向けたRFトランシーバーIC
5G基地局の無線通信回路に向けたRFトランシーバーIC
(出所:Analog Devices)
[画像のクリックで拡大表示]

 新製品にはもう1つ特徴がある。RFトランスミッター回路とRFレシーバー回路をそれぞれ8個ずつ集積したことである。いわゆる「8T8R構成」を採り、マッシブMIMOの5G基地局に対応できる。このほか、RFトランシーバー回路の出力監視に向けたRFレシーバー回路を2個集積した。このRFレシーバー回路は、中間周波数を介さずにRF信号を一気にベースバンド信号に変換する「ゼロIF(ZIF)」方式を採用した。RF信号をベースバンド信号に変換した後に、デシメーションフィルターや、FIRフィルター、自動利得制御、DCオフセット補正などの演算を実行する。この演算は、ArmのCPUコア「Cortex-M4」を2個使って構成した「Radioプロセッサー」が担当する。

新製品の内部ブロック図
新製品の内部ブロック図
(出所:Analog Devices)
[画像のクリックで拡大表示]

 新製品の型番は「ADRV9040」。使用可能なRF周波数範囲は650M〜6GHz。瞬時信号帯域幅(iBW)は400MHzと広い。デジタル出力信号の形式はJESD204B/Cシリアルインターフェースであり、「これを使って、後段の小規模なFPGAや5G用ベースバンドICと接続する」(同社)。

 DFEプロセッサーでは、キャリアー・デジタル・アップ・コンバーター(CDUC)や、キャリアー・デジタル・ダウン・コンバーター(CDDC)、クレスト・ファクター(波高率)・リダクション(CFR)、デジタルプリディストーション(DPD)、クローズド・ループ・ゲイン・コントロール(CLGC)、VSWR(電圧定在波比)モニターなどのデジタル演算を実行する。「DPDは、機械学習を使って開発した新しいアルゴリズムを採用したことで、GaN材料で製造したパワーアンプ出力の線形化が可能になった」(同社)。

 電源電圧は+0.8Vと+1.0V、+1.8V。消費電力は、すべての回路ブロックがイネーブルのときに最大13W。パッケージは、実装面積が27mm×20mmの736端子BGA。最大動作温度は+125℃である。すでに販売を始めている。価格は明らかにしていない。