ケイデンス、フルチップタイミング制約検証およびCDCサインオフを最速で実現する新製品Conformal Litmusを発表

次世代のタイミング制約サインオフおよびCDCサインオフソリューションによりTATを最大で10倍高速化し、タイミングサインオフ精度100%を実現

 

 ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、7月19日(米国現地時間)、タイミング制約およびCDC(クロックドメインクロッシング)のサインオフ検証環境を提供する次世代ソリューションCadence(R) Conformal(R) Litmusを発表しました。これにより設計サイクルタイム全体を短縮し、複雑なシステムオンチップ (SoC) デザインのシリコン品質を向上します。Conformal Litmusにより、タイミングサインオフ精度100%、そして従来世代のソリューションと比較してTATを最大10倍高速化することが可能です。Cadence Conformal Litmusの詳細な情報については、 http://www.cadence.com/go/conformallitmuspr をご参照ください。

 新製品Conformal Litmusが提供する機能は以下の通りです。

 ・業界初のサインオフスタティックタイマー統合: Conformal Litmusはサインオフ検証Tempus Timing Signoff Solutionのタイマーを統合しており、デザインや制約のモデリングをサインオフレベルで高精度に行うことが可能となり、RTL (Register-Transfer Level) で100%のサインオフ精度を提供します。

 ・CDC構造のサインオフ: RTLの早期設計からインプリメンテーションまでフロー全体で、デザインのCDC構造を検証します。高性能な解析およびレポート機能により、迅速なサインオフ環境を提供し、デザインスケジュールを数週間から数か月短縮することも可能です。

 ・タイミング制約サインオフ: ブロックレベルで制約の正確性および完全性をチェックし、SoCインテグレーションレベルでは階層ブロック対トップの整合性チェックが可能です。Conformal Litmusは疑似エラーなど設計者にとって不必要な情報が削減された高精度なレポートを生成するので、デバッグ時間を短縮し、サインオフ品質の制約を迅速に作成することが可能になります。

 ・マルチCPUでの並列実行: 複数CPUコアを活用し検証を並列に実行することにより、従来ソリューションと比較しTATを1/10に短縮可能です。

 ※以下は添付リリースを参照

 

 

リリース本文中の「関連資料」は、こちらのURLからご覧ください。

添付リリース

https://release.nikkei.co.jp/attach_file/0514778_01.pdf