ケイデンス、最新バージョンをリリース、RF設計を強化

■要旨:

 ●AWR Design Environment Version 16のリリースにより、5G無線、コネクテッドカー、レーダーなどのシステムや半導体の開発に向けたヘテロジニアステクノロジー開発を強化

 ●AWRソフトウェアで開発されたカスタムRFやミリ波IPを様々なケイデンスの設計プラットフォーム上でアクセスすることが可能となり、無線システムの開発全体に対してシームレスな設計ソリューションを提供

 ●IC、パッケージ、PCBにわたるRF設計ワークフローの基盤が強化され、設計TAT(ターンアラウンドタイム)を短縮し、厳しい市場投入スケジュールに対応

 ●FEA(有限要素法)ソルバーテクノロジーの統合環境により、ほぼリニアなスケーラビリティと対応回路規模に対応する高精度なマルチフィジックス (EM、熱) システム解析環境を提供

 ケイデンス・デザイン・システムズ社(本社 米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、6月22日(米国現地時間)、異なる設計プラットフォーム間の相互運用性を備えた革新的な設計環境を提供する新バージョン AWR Design Environment(R) Version 16 (V16) を発表しました。

 業界をリードするCadence(R) Virtuoso(R)設計プラットフォームおよびPCB・ICパッケージ設計プラットフォーム Allegro(R)を使用したヘテロジニアスなテクノロジーの開発に対応し、RFやミリ波IPの統合をサポートします。また、新バージョン V16では、Clarity(TM) 3D Solver、Celsius(TM) Thermal Solverともシームレスに統合され、大規模で複雑なRFシステムの電気・熱性能解析における対応回路規模の制限がなくなります。Microwave Office(R)回路設計ソフトウェアを含む新しいAWR Design Environmentを活用することにより、5G無線、コネクテッドカー、レーダーなどのシステムや半導体を効率的に設計することが可能になり、開発TATが短縮されます。新バージョン V16が提供するプラットフォームとソルバーの統合により、競合するワークフローと比較してTATを最大で50%短縮できます。

 AWR Design Environment(R) Version 16に関する詳細については https://www.cadence.com/en_US/home/tools/system-analysis/rf-microwave-design/awr-whats-new.html をご参照ください。

 ※以下は添付リリースを参照

リリース本文中の「関連資料」は、こちらのURLからご覧ください。

添付リリース

https://release.nikkei.co.jp/attach/613034/01_202106231044.pdf