資料の紹介

 半導体チップのアナログ回路設計における課題として、その信頼性、性能、チップの経年劣化に直接的な影響を及ぼす条件が多数存在することが挙げられる。製造のばらつきや稼働条件によるものもあるが、信頼性や性能への影響はレイアウトの実装と密接に関係している。そこで、設計時にレイアウト制約チェックを使って確認を行い、潜在的な問題を設計段階で解決、軽減する方法が取られている。

 しかし、そのレイアウト確認にも課題が存在する。確認作業が設計者の目視によって行われていることから、近年の設計微細化、複雑化が進むにつれて、作業が困難かつ長時間化し、それによるミスや見落としが発生することだ。

 本資料では、こうしたレイアウトを自動でチェックし、微細な差異も安定的に検出可能なプラットフォームを紹介する。問題を素早く発見して正しく修正できるため、最終製品の性能や製品寿命改善に貢献するのみならず。全体の設計時間短縮と設計者の生産性向上にも寄与するという。

この先は日経クロステック Active会員の登録が必要です

日経クロステック Activeは、IT/製造/建設各分野にかかわる企業向け製品・サービスについて、選択や導入を支援する情報サイトです。製品・サービス情報、導入事例などのコンテンツを多数掲載しています。初めてご覧になる際には、会員登録(無料)をお願いいたします。