半導体プロセスの微細化に伴い、設計ルールは飛躍的に複雑化している。様々な新しいプロセス要件に対応しながら、配線においても、設計早期から詳細配線を検討しておく必要がある。配線が細くなることで、配線抵抗などの影響が無視できないレベルになり、パス遅延の見積もりがさらに難しくなるからだ。
詳細配線前の遅延見積もりとその後の遅延がかけ離れたものであれば、何度も設計を見直さなければならず、その結果、設計収束が大幅に遅れることにもなりかねない。つまり、16nmや7nm以降の先端プロセスを使った設計を行う際には、従来の配置を重視する設計から、常に配線とそれによる遅延を検討しながら進める手法に変える必要があるのだ。
本資料では、設計初期から詳細配線も考慮することで、より精度の高い遅延見積もりを可能にする配置配線ツールを紹介する。設計収束までの時間を半分にまで短縮するだけでなく、先端プロセスでのエリア利用率向上、ダイサイズ縮小、設計コスト削減にも貢献するものとなっている。
GaN FETは従来のMOSFETに比べて高速スイッチングなど優れた性能を持つが、制御が難しく、回路設計には注意が必要だ。本資料では、GaN FETを使った降圧コンバーター開発を例に、回路設計のコツを解説する。
電源設計では、小型化、効率化、熱性能の向上が常に求められる。しかし、これらを優先した結果、ノイズ対策が設計工程の終盤まで先送りされてしまうことがある。そうした場合に役立つ回路設計技術を紹介する。
通信規格は旧式だが堅牢（けんろう）な機器が稼働している現場は多い。そうした機器を残しながら、それらと共存可能な、より新しい規格「10BASE-T1L」に対応した環境を構築する方法を解説する。
航空宇宙・防衛分野のシステムが求める位相ノイズ性能を満たすための方法を解説する。高速DACが持つ位相ノイズ性能を引き出すサンプリングクロックの供給方法や、位相ノイズを抑えるための実装方法を説明する。
マシンビジョンへのエッジAIの導入を自社の技術だけで進めるのは難しい。設計が複雑化し、開発工数や費用が膨大になるからだ。その解決策となり得る組み込みコンピュータ・オン・モジュールについて解説する。
